IT之家1月31日消息，英特尔（INTC）代工服务(Intel Foundry)本周发布技术文档，展示“AI芯片测试载具”，用于验证其在先进封装（886009）领域的制造能力。

IT之家援引博文介绍，测试载具(Test Vehicle)并非是指最终上市销售的商品，而是为了验证制造工艺、设计思路是否可行而制造出来的“工程样机”，就像汽车厂商发布的概念车或测试车。

根据技术文档，该测试载具的系统级封装(SiP)拥有8倍光罩尺寸，内部集成了4个大型逻辑计算单元(Logic Tiles)、12个HBM4级别的内存堆栈以及2个I/O单元。

值得注意的是，与上月展示的“16逻辑单元+24内存堆栈”的概念模型不同，本次展示的方案代表了英特尔（INTC）目前已实际具备的量产制造能力。

在核心工艺上，该测试平台的核心逻辑单元采用了英特尔（INTC）最先进的18A工艺，集成了RibbonFET全环绕栅极晶体管和PowerVia背面供电技术。

在芯片互连方面，英特尔（INTC）采用了EMIB-T2.5D嵌入式桥接技术。通过在桥接器内部添加硅通孔(TSV)，电力（562350）和信号不仅可以横向传输，还能实现垂直传输，从而最大化互连密度，设计支持高达32GT/s的UCIe接口标准。

芯片堆叠方面，英特尔（INTC）将利用Foveros3D封装技术(包括Foveros2.5D、Foveros-R和Foveros Direct3D)实现垂直堆叠芯粒(Chiplets)，底层的18A-PT基础芯片(Base Dies)位于计算芯片下方，可充当大容量缓存或处理额外任务。

供电方面，英特尔（INTC）将支持支持“Semi”集成电压调节器(IVR)，并利用嵌入式同轴磁性电感器(CoaxMIL)和多层电容网络(如Omni MIM)，集成全套供电创新技术。

与台积电（TSM）CoWoS-L将电压调节器置于中介层不同，英特尔（INTC）将其置于每个堆栈及封装下方。这种设计旨在应对生成式AI负载产生的瞬时电流波动，确保在不损失电压余量的情况下提供清洁、稳定的电力（562350）。