华创证券发布研报称，2026年5月25日，华为在上海举行的IEEE国际电路与系统研讨会ISCAS2026上发表“韬(τ)定律”，提出以“时间(τ)缩微”替代“几何缩微”，通过逻辑折叠等创新技术持续压缩信号传播时延、提升晶体管密度，探索半导体（881121）与电子系统持续演进的新路径。韬定律推动半导体（881121）演进从制程微缩转向设计方法学、全栈协同和制造数据闭环，国产EDA作为连接芯片设计、制造、封装与系统优化的核心工业软件底座，战略价值有望持续提升。

华创证券主要观点如下：

制程红利趋缓后，设计协同成为半导体新主线

华为提出韬(τ)定律，本质上是在摩尔定律边际放缓背景下，将半导体（881121）演进逻辑从单纯依赖几何制程微缩，扩展到围绕时间常数、信号传播时延和系统性能的综合优化。华为指出，近年来主导半导体（881121）产业半个多世纪的摩尔定律正面临物理极限和经济效益双重挑战，晶体管几何缩微放缓、晶体管成本红利消退已成为行业共同难题。华为披露，韬定律构建了贯穿器件、电路、芯片到系统层面的多层级协同优化体系，其中电路层通过逻辑折叠突破传统平面布局物理边界，缩短关键路径走线长度，并降低信号传播的电阻和电容负载。该行认为：半导体（881121）产业的核心矛盾或将从“能否继续缩小制程”，转向“能否用EDA和设计方法学释放既有工艺与系统架构潜力”。

全栈协同要求提升，EDA工具链迎来系统升级

韬定律强调“软件、架构、芯片”的全栈软硬芯协同设计，并在系统层面通过灵衢总线重构计算系统互联协议、降低系统通信时延。对应到EDA环节，这意味着工具链不再只是完成电路绘制、版图设计和后端验证，而需要进一步嵌入器件建模、PDK构建、电路仿真、寄生参数提取、时序功耗分析、物理验证、先进封装（886009）和系统级协同优化等关键流程。华大九天（301269）官网显示，其EDA产品覆盖全定制设计平台、数字电路设计、晶圆制造、先进封装（886009）和3DIC设计等方向，正对应复杂芯片设计从单点工具走向全流程平台的产业趋势。该行认为：韬定律有望推动国产EDA从“点工具替代”升级为“全流程、跨层级、强协同”的工业软件底座。

量产验证打开空间，国产EDA从替代迈向创新

华为称过去六年已基于韬定律设计并量产381款芯片，其中将于2026年秋季面世的麒麟芯片将率先采用逻辑折叠技术，性能大幅提升。与单纯概念发布不同，381款芯片量产说明该路径已经进入工程化验证阶段，对EDA行业的意义在于，新架构、新方法、新设计约束将带来大量本土化工（850102）具适配、设计制造协同和系统级验证需求。国务院政策明确，集成电路产业和软件产业是信息产业核心，并提出进一步优化产业发展环境、提升产业创新能力和发展质量;上海政策也提出实施EDA生态建设专项行动，支持全流程EDA工具突破、EDA开放云平台建设和自主安全可控EDA工具采购。该行认为：国产EDA有望从“海外工具补位”进入“面向国产工艺、国产架构、国产系统的协同创新”阶段，具备工艺协同、制造数据闭环和客户生态卡位能力的平台厂商有望优先受益。

风险提示：半导体（881121）新路径工程化进展不及预期、国产EDA产品验证与客户导入不及预期、下游晶圆厂及芯片设计资本开支波动、国际贸易环境及供应链扰动风险。